南韩三星去年 6 月底量产第一代 3 奈米 GAA (SF3E) 製程，是三星首次採用全新 GAA (Gate-All-Around) 架构电晶体技术，打破 FinFET 性能限制，降低工作电压提高能耗比，增加驱动电流提升晶片性能。外媒报导，三星将介绍第二代 3 奈米製程，效能较第一代 3 奈米製程再最佳化。11 日为台积电技术论坛台北场开始，三星此时宣布颇有较劲意味。
VLSI 技术和电路研讨会于 6 月 11~16 日在日本京都举行，三星预告介绍 SF3 (3GAP) 第二代 3 奈米製程，将使用第二代 MBCFET 架构，第一代 3 奈米 GAA (SF3E) 基础上再最佳化。
与 4 奈米低功耗製程技术 (SF4) 相较，第二代 3 奈米製程技术相同功率和电晶体数量下，运算效能提高 22%，相同频率和複杂性下功耗降低 34%，晶片面积缩小 21%。三星并未将 SF3 与 SF3E 比较，也没有 SRAM 和模拟电路缩放资料。
与传统 FinFET 相较，GAA 优点之一是洩漏电流减少。通道厚度可调整，以提高性能或降低功耗。第二代 3 奈米製程提供更大设计灵活性，使用不同宽度 MBCFET，有机会 2024 年与台积电先进製程竞争。
三星旗下设备解决方案部门总裁庆桂显 (Kye hyun Kyung) 受访时坦承，半导体製程落后台积电，但三星更早採用 GAA 电晶体技术是优势，5 年内可超车台积电。三星也还在改进 4 奈米製程，目标是透过 SF4P (4LPP+) 缩小与对手的差距，下半年量产。三星还计划推出高性能 CPU 和 GPU 的 SF4X (4HPC)。但几乎同时间台积电会推出 N3P 增强型 3 奈米製程，究竟谁能胜出还未知。
(首图来源：三星)
